PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-368120

(43)Date of publication of application: 20.12.2002

(51)Int.Cl.

H01L 21/8222 H01L 21/28 H01L 21/3065 H01L 21/331 H01L 27/082 H01L 29/417 H01L 29/73 H01L 29/737

(21)Application number: 2001-177214

(71)Applicant: SONY CORP

(22)Date of filing:


12.06.2001

(72)Inventor: ARAI CHIHIRO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method which has little variation of characteristics, depending on the area of the emitter for a plurality of bipolar transistors. SOLUTION: A first to third insulation films 41–43, laminated on a semiconductor layer 24a serving as a base, have openings 26 for emitters, the first and third films 41, 43 are different from the second film 42, with respect to etching characteristics, and the third film 43 is thicker than the first and second films 41, 42. For forming the openings 26, the third film 43 can be etched with the second film 42 used as an etching stopper, and the etching quantity hardly varies due to the microloading effect.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-368120 (P2002-368120A)

(43)公開日 平成14年12月20日(2002.12.20)


(51) Int.Cl. ⁷	識別記号			FI					テーマコード(参考)			
H01L	21/8222			H 0	1 L	21/28			L	4M10	4	
	21/28					27/08		10	1 B	5 F 0 0	3	
	21/3065					29/72			Н	5 F 0 0	4	
	21/331					29/50			В	5 F O 8	2	
	27/082					21/302			J			
			審查請求	未讃求		項の数14	OL	(全 8	頁)	最終頁	に続く	
(21)出願番号		特顧2001-177214(P200	l —177214)	(71)	出題人	、000002 ソニー		社				
(22)出顧日		平成13年6月12日(2001.6.12) 東京都品川区北品川6丁目7番						7番35号				
				(72)	発明律	荒井	千広·					
						東京都	品川区	北品川	6丁目	7番35号	ソニ	
				ļ		一株式	会社内					
				(74)	代理人	100065	950					
						弁理士	是上	膀				
			•									
										四十二	1 4:51 J	
				1						最終頁	に成く	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 複数のバイポーラトランジスタにおいてエミッタの面積に依存した特性のばらつきが少ない半導体装置及びその製造方法を提供する。

【解決手段】 ベースである半導体層24a上に積層されている第一〜第三の絶縁膜41〜43にエミッタ用の開口26が設けられており、第一及び第三の絶縁膜41、43と第二の絶縁膜42とでエッチング特性が異なっており、第三の絶縁膜43が第一及び第二の絶縁膜41、42よりも厚い。開口26を形成する際に、第二の絶縁膜42をエッチングストッパにして第三の絶縁膜43をエッチングすることができ、マイクロ・ローディング効果によるエッチング量のばらつきが殆どない。



1

【特許請求の範囲】

【請求項1】 面積が互いに異なるエミッタと表面の高 さが互いに等しいベースとを有する複数のパイポーラト ランジスタを含む半導体装置。

【請求項2】 バイポーラトランジスタのベース上に順 次に積層されている第一、第二及び第三の絶縁膜に前記 ベースに達する開口が設けられており、

前記パイポーラトランジスタのエミッタが前記開口を介 して前記ベースに接合すると共に前記第一〜第三の絶縁 膜を介して前記ベース上に広がっており、

前記第一及び第三の絶縁膜と前記第二の絶縁膜とでエッ チング特性が互いに異なっており、

前記第三の絶縁膜が前記第一及び第二の絶縁膜よりも厚 く、

前記第二の絶縁膜が前記第一の絶縁膜よりも緻密である 半導体装置。

【請求項3】 前記第一及び第三の絶縁膜がシリコン酸 化膜であり、

前記第二の絶縁膜がシリコン窒化膜である請求項2記載 の半導体装置。

【請求項4】 前記第一の絶縁膜の厚さが0.1 nm以 上で50mm以下である請求項3記載の半導体装置。

【請求項5】 前記第二の絶縁膜の厚さが0.1nm以 上で100 nm以下である請求項3記載の半導体装置。

【請求項6】 前記第三の絶縁膜の厚さが10 n m以上 で1000nm以下である請求項3記載の半導体装置。

【請求項7】 バイポーラトランジスタのベース上に第 一の絶縁膜を形成する工程と、

前記第一の絶縁膜とはエッチング特性が異なっており且 一の絶縁膜上に形成する工程と、

前記第二の絶縁膜とはエッチング特性が異なっており且 つ前記第一及び第二の絶縁膜よりも厚い第三の絶縁膜を 前記第二の絶縁膜上に形成する工程と、

前記バイボーラトランジスタのエミッタのバターンの開 口を有するフォトレジストを前記第三の絶縁膜上に形成 する工程と、

前記フォトレジストをマスクにして前記第三の絶縁膜を エッチングする工程と、

前記第三の絶縁膜から露出している前記第二及び第一の 40 絶縁膜を順次にエッチングする工程とを具備する半導体 装置の製造方法。

【請求項8】 前記第一及び第三の絶縁膜としてシリコ ン酸化膜を形成し、

前記第二の絶縁膜としてシリコン窒化膜を形成する請求 項7記載の半導体装置の製造方法。

【請求項9】 120~170℃のリン酸を用いて前記 第二の絶縁膜をエッチングする請求項8記載の半導体装 置の製造方法。

ル層を前記ベースとして形成し、

1/10以下に希釈されたフッ酸を用いて前記第一の絶 縁膜をエッチングする請求項8記載の半導体装置の製造

2

【請求項11】 前記第一の絶縁膜の厚さを0.1nm 以上で50 nm以下にする請求項8記載の半導体装置の 製造方法。

【請求項12】 前記第二の絶縁膜の厚さを0.1nm 以上で100mm以下にする請求項8記載の半導体装置 10 の製造方法。

【請求項13】 前記第三の絶縁膜の厚さを10 n m以 上で1000mm以下にする請求項8記載の半導体装置 の製造方法。

【請求項14】 前記第二の絶縁膜をエッチングする 前、または前記第二の絶縁膜をエッチングした後で前記 第一の絶縁膜をエッチングする前、または前記第一の絶 縁膜をエッチングした後の何れかに前記フォトレジスト を除去する請求項8記載の半導体装置の製造方法。

【発明の詳細な説明】

20 [0001]

> 【発明の属する技術分野】本願の発明は、バイポーラト ランジスタを含む半導体装置及びその製造方法に関する ものである。

[0002]

【従来の技術】バイポーラトランジスタは高負荷駆動 力、高速性、低ノイズ性等を有しているので、バイポー ラトランジスタを含む半導体装置はアナログ回路に適し た半導体装置である。図4は、縦型NPNバイボーラト ランジスタを含む半導体装置の一従来例を示している。 つ前記第一の絶縁膜よりも緻密な第二の絶縁膜を前記第 30 Cの一従来例の半導体装置を製造するためには、P型の Si基板等である半導体基板11の表面部にN型のコレ クタ埋め込み層12を選択的に形成した後、N型のSi 層等である半導体層13を半導体基板11上にエピタキ シャル成長させて、半導体基板11とエピタキシャル層 である半導体層13とで半導体基体14を形成する。 【0003】次に、半導体基体14の表面部にLOCO S法等によって素子分離用の絶縁膜15を選択的に形成 し、各バイポーラトランジスタの形成予定領域の周囲に 素子分離用のP型のウェル16を形成する。また、コレ クタ取り出し領域に半導体層13よりも高濃度のN型の ウェル17を形成し、とのウェル17の表面部にウェル 17よりも高濃度のコレクタ取り出し用のN型の拡散領 域18を形成する。そして、SiO、膜等である絶縁膜

【0004】次に、開口22を介するN型の不純物のイ オン注入によって第一の選択イオン注入コレクタ23を 形成する。選択イオン注入コレクタ23は、コレクタ抵 抗を低減させることによって遮断周波数を高めるための 【請求項10】 シリコンを主成分とするエピタキシャ 50 ものである。そして、Siを主成分とするP型のSiG

21を半導体基体14上に形成し、絶縁膜21のうちで

ベースの形成予定領域に開口22を形成する。

e層等である半導体層24を全面にエピタキシャル成長させる。但し、開口22内の半導体基体14上では半導体層13と接合している単結晶の半導体層24aが形成されるが、絶縁膜21上ではエピタキシャル成長が生じなくて多結晶の半導体層24bが形成される。その後、半導体層24をベース及びベース取り出し電極のバターンに加工する。

【0005】次に、SiO、膜等である絶縁膜25をCVD法によって全面に堆積させ、絶縁膜25上にフォトレジスト(図示せず)を塗布する。そして、エミッタの形成予定領域の開口を有するパターンにフォトリソグラフィによってフォトレジストを加工する。その後、フォトレジストをマスクとするRIEによって絶縁膜25に開口26を形成する。従って、単結晶の半導体層24aのうちで開口26下の部分が真性ベースになり、その周囲の部分が外部ベースになる。また、多結晶の半導体層24bはベース取り出し電極になる。

【0006】次に、開口26を介するN型の不純物のイオン注入によって第二の選択イオン注入コレクタ27を形成する。選択イオン注入コレクタ27は、真性ベース 20の直下におけるコレクタの不純物濃度を高めることによってカーク効果が生じる電流値を高め、また、コレクタ抵抗を低減させることによって遮断周波数を高めるためのものである。その後、フォトレジストを除去する。そして、N型の不純物が添加されている多結晶Si膜等である半導体層28を堆積させ、エミッタを包含するパターンに半導体層28と絶縁膜25とを連続的に加工して、半導体層24の表面を露出させる。

【0007】次に、半導体層24、28の夫々の露出面にシリサイド膜31を形成した後、BPSG膜等である絶縁膜32を全面に堆積させる。そして、化学的機械研磨によって絶縁膜32の表面を平坦化させた後、半導体層28上のシリサイド膜31と批散領域18とに達するコンタクト孔33を形成する。

【0008】次に、厚さが5nm/40nm/30nmのTi/TiN/Ti 膜等と厚さが1000nmであるW膜等とを順次に全面に堆積させ、これらに化学的機械研磨を施すことによって、コンタクト孔33内にブラグ34を形成する。そして、厚さが100nm/5nm/40400nm/5nm/20nm/20nmのTiN/Ti/AL/Ti/TiN/Ti膜等である金属層を堆積させ、この金属層をエミッタ電極35、ベース電極36及びコレクタ電極37のパターンに加工する。以上で、この一従来例の半導体装置が製造される。

[0009]

【発明が解決しようとする課題】ところで、図4に示されている一従来例の半導体装置に、エミッタの面積つまり絶縁膜25における開口26の面積が互いに異なる複数のパイポーラトランジスタが含まれていることがあ

る。そして、開口26は上述の様にフォトレジストをマスクとするR1Eつまりドライエッチングによって形成される。このため、面積が互いに異なる開口26間では、マイクロ・ローディング効果によって絶縁膜25のエッチング速度に差が生じて、開口26の底まで絶縁膜25がエッチングされる時間も異なる。

【0010】一方、絶縁膜25としてSiO、膜を用いてもSiN膜を用いても、Siを主成分とする半導体層24と絶縁膜25との間のエッチング選択比は、無限大ではなく10~20程度である。このため、開口26を確実に形成するための絶縁膜25のオーバエッチング時に半導体層24も多少エッチングされる。そして、面積が互いに異なる開口26間では、上述の様に開口26の底まで絶縁膜25がエッチングされる時間が異なるので、半導体層24がエッチングすれる時間も異なって、半導体層24がエッチング量がばらついている。

【0011】 この結果、図4に示されている一従来例の半導体装置では、エミッタの面積に依存してバイポーラトランジスタの特性がばらついている。具体的には、エミッタの面積が広いと、半導体層24のエッチング量が多くてベース幅が薄く、電流増幅率(hft)の増大やコレクタ・エミッタ間耐圧(Vto)の低下等が生じている。また、半導体層24がエッチングされていると、ベースの表面状態が良好ではなく、表面再結合電流が生じ、低電流での電流増幅率(hft)の低下等が生じて、バイポーラトランジスタの信頼性が低い。

【0012】 これに対して、絶縁膜25を薄くすれば、開口26を確実に形成するための絶縁膜25のオーバエッチング量を少なくすることができる。この結果、半導体層24のエッチング量を少なくすることができ、エッチング量のばらつきも少なくなる。しかし、図4に示されている様に、開口26以外の部分では絶縁膜25を介して半導体層24と半導体層28とが対向している。このため、絶縁膜25を薄くすると、絶縁膜25を介したエミッタ・ベース間の寄生容量が増加して、バイボーラトランジスタの特性が低下する。

【0013】従って、本願の発明の目的は、複数のパイポーラトランジスタにおいてエミッタの面積に依存した特性のばらつきが少なく、エミッタ・ベース間の寄生容量の増加が防止されて特性の低下が防止されており、ベースの表面状態が良好であり且つ外部からベースの表面への可動イオン等の侵入も防止されるので信頼性が高い半導体装置及びその製造方法を提供することである。

[0014]

【課題を解決するための手段】請求項1に係る半導体装置では、面積が互いに異なるエミッタと表面の高さが互いに等しいベースとを有する複数のバイボーラトランジスタが含まれている。このため、複数のバイボーラトランジスタにおいてエミッタの面積に拘らずベース幅が互いに等しい。

【0015】請求項2に係る半導体装置では、バイボー ラトランジスタのベース上に順次に積層されている第 - 、第二及び第三の絶縁膜にベースに達する開口が設け られており、パイポーラトランジスタのエミッタが閉口 を介してベースに接合すると共に第一〜第三の絶縁膜を 介してベース上に広がっており、第一及び第三の絶縁膜 と第二の絶縁膜とでエッチング特性が互いに異なってお り、第三の絶縁膜が第一及び第二の絶縁膜よりも厚い。 【0016】この様に第三の絶縁膜と第二の絶縁膜とで エッチング特性が互いに異なっているので、第三~第一 10 の絶縁膜にエミッタ用の開口を形成する際に、第二の絶 縁膜をエッチングストッパにして第三の絶縁膜をエッチ ングすることができる。このため、第一及び第二の絶縁 **胰よりも厚い第三の絶縁膜を確実にエッチングするため** に第三の絶縁膜に十分なオーバエッチングを施しても、 第三の絶縁膜まででエッチングを停止させることができ て、マイクロ・ローディング効果によるエッチング量の ばらつきが殆どない。

【0017】また、第二の絶縁膜と第一の絶縁膜とでも エッチング特性が互いに異なっており、しかも、第二及 び第一の絶縁膜が第三の絶縁膜よりも薄いので、第二の 絶縁膜及び第一の絶縁膜に対するオーバエッチング量が 少なくても、第二及び第一の絶縁膜を確実にエッチング することができて、マイクロ・ローディング効果による エッチング量のばらつきが少ない。このため、第二及び 第一の絶縁膜のエッチング時にエミッタ用の開口下のベ ースがエッチングされる量が少なく、ベースの表面状態 も良好である。

【0018】また、上述の様に、第三の絶縁膜が第一及 び第二の絶縁膜よりも厚くても、第三の絶縁膜を確実に 30 エッチングすることができる。しかも、第三の絶縁膜が 第一の絶縁膜よりも厚いので、第一の絶縁膜をエッチン グする前にエミッタ用の開口のパターンのマスクが除去 され且つ第一の絶縁膜と第三の絶縁膜とでエッチング特 性が互いに等しくても、エミッタ用の開口の形成後にも 十分な厚さの第三の絶縁膜が残る。従って、エミッタ用 の開口の形成後にも十分な厚さの第一〜第三の絶縁膜が 残る。更に、第二の絶縁膜が第一の絶縁膜よりも緻密で あるので、外部からベースの表面への可動イオン等の侵 入が防止される。

【0019】請求項3に係る半導体装置では、第一及び 第三の絶縁膜がシリコン酸化膜であり、第二の絶縁膜が シリコン窒化膜である。とのため、第一及び第三の絶縁 膜と第二の絶縁膜とでエッチング選択比を40程度以上 にすることができ、エミッタ用の開口を形成しても、開 口下のベースがエッチングされる量が更に少なく、ベー スの表面状態も更に良好である。また、シリコン窒化膜 は非常に緻密であり、外部からベースの表面への可動イ オン等の侵入が効果的に防止される。

~第三の絶縁膜が所定の厚さを有している。このため、 エミッタ用の開口を形成しても、開口下のベースがエッ チングされる量が更に少なく、ベースの表面状態も更に 良好である。また、エミッタ用の開口の形成後にも更に 十分な厚さの第一〜第三の絶縁膜が残る。また、外部か らベースの表面への可動イオン等の侵入が効果的に防止 される。

【0021】請求項7に係る半導体装置の製造方法で は、バイポーラトランジスタのベース上に第一の絶縁膜 を形成し、第一の絶縁膜とはエッチング特性が異なって おり且つ第一の絶縁膜よりも緻密な第二の絶縁膜を第一 の絶縁膜上に形成し、第二の絶縁膜とはエッチング特性 が異なっており且つ第一及び第二の絶縁膜よりも厚い第 三の絶縁膜を第二の絶縁膜上に形成する。

【0022】この様に、第二の絶縁膜とはエッチング特 性が異なる第三の絶縁膜を第二の絶縁膜上に形成するの で、第三〜第一の絶縁膜にエミッタ用の開口を形成する 際に、第二の絶縁膜をエッチングストッパにして第三の 絶縁膜をエッチングすることができる。このため、第一 及び第二の絶縁膜よりも厚い第三の絶縁膜を確実にエッ チングするために第三の絶縁膜に十分なオーバエッチン グを施しても、第三の絶縁膜まででエッチングを停止さ せることができて、マイクロ・ローディング効果による エッチング量のばらつきが殆どない。

【0023】また、第一の絶縁膜とはエッチング特性が 異なる第二の絶縁膜を第一の絶縁膜上に形成し、しか も、第二及び第一の絶縁膜を第三の絶縁膜よりも薄くす るので、第二の絶縁膜及び第一の絶縁膜に対するオーバ エッチング量が少なくても、第二及び第一の絶縁膜を確 実にエッチングすることができて、マイクロ・ローディ ング効果によるエッチング量のばらつきが少ない。との ため、第二及び第一の絶縁膜のエッチング時にエミッタ 用の開口下のベースがエッチングされる量が少なく、ベ ースの表面状態も良好である。

【0024】また、上述の様に、第三の絶縁膜が第一及 び第二の絶縁膜よりも厚くても、第三の絶縁膜を確実に エッチングすることができる。しかも、第三の絶縁膜を 第一の絶縁膜よりも厚くするので、第一の絶縁膜をエッ チングする前にエミッタ用の開口のパターンのフォトレ 40 ジストが除去され且つ第一の絶縁膜と第三の絶縁膜とで エッチング特性が互いに等しくても、エミッタ用の開口 の形成後にも十分な厚さの第三の絶縁膜が残る。従っ て、エミッタ用の開口の形成後にも十分な厚さの第一~ 第三の絶縁膜が残る。更に、第一の絶縁膜よりも緻密な 第二の絶縁膜を形成するので、外部からベースの表面へ の可動イオン等の侵入が防止される。

【0025】請求項8に係る半導体装置の製造方法で は、第一及び第三の絶縁膜としてシリコン酸化膜を形成 し、第二の絶縁膜としてシリコン窒化膜を形成する。と 【0020】請求項4~6に係る半導体装置では、第一 50 のため、第一及び第三の絶縁膜と第二の絶縁膜とでエッ

40

[0031]

チング選択比を40程度以上にすることができ、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、シリコン窒化膜は非常に緻密であり、外部からベースの表面への可動イオン等の侵入が効果的に防止される。

【0026】請求項9に係る半導体装置の製造方法では、120~170℃のリン酸を用いて、シリコン窒化膜である第二の絶縁膜をエッチングする。120~170℃のリン酸では、シリコン酸化膜である第一及び第三10の絶縁膜はシリコン窒化膜である第二の絶縁膜の1/20程度以下しかエッチングされないので、第二の絶縁膜をエッチングしても、第一及び第三の絶縁膜はエッチングされにくい。このため、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、エミッタ用の開口の形成後にも更に十分な厚さの第一~第三の絶縁膜が残る。

【0027】請求項10に係る半導体装置の製造方法で として形成し、1/10以下に希釈されたフッ酸を用い て、シリコン酸化膜である第一の絶縁膜をエッチングす る。1/10以下に希釈されたフッ酸では、シリコンは エッチングされないので、第一の絶縁膜をエッチングし ても、シリコンを主成分とするエピタキシャル層である ベースはエッチングされない。このため、エミッタ用の 開口を形成しても、開口下のベースがエッチングされる 量が更に少なく、ベースの表面状態も更に良好である。 【0028】請求項11~13に係る半導体装置では、 第一〜第三の絶縁膜の厚さを所定の値にする。このた め、エミッタ用の開口を形成しても、開口下のベースが エッチングされる量が更に少なく、ベースの表面状態も 更に良好である。また、エミッタ用の開口の形成後にも 更に十分な厚さの第一〜第三の絶縁膜が残る。また、外 部からベースの表面への可動イオン等の侵入が効果的に 防止される。

【0029】請求項14に係る半導体装置の製造方法では、第二の絶縁膜をエッチングする前、または第二の絶縁膜をエッチングした後で第一の絶縁膜をエッチングする前、または第一の絶縁膜をエッチングする前、または第一の絶縁膜をエッチングした後の何れかにフォトレジストを除去する。フォトレジストの耐熱温度よりも高い温度のエッチング液で第二の絶縁膜をエッチングする前にフォトレジストを除去しておく必要があるが、第二の絶縁膜をドライエッチングする場合は、第二の絶縁膜をエッチングする前にフォトレジストを除去しておいても除去しておかなくてもよい。

【0030】第二の絶縁膜をドライエッチングする場合 2やSiを主成分とするSiGe層等である半導体層2 に、フォトレジストを予め除去しておけば、第三の絶縁 4はエッチングされない。ここまでで、絶縁膜41~4 膜の表面もエッチングされるが、フォトレジストが存在 50 3に開口26が形成される。その後は、再び、図4に示

していないのでマイクロ・ローディング効果が殆ど生じない。第二の絶縁膜をドライエッチングする場合に、フォトレジストを予め除去しておかなければ、マイクロ・ローディング効果が生じるが、僅かである。このため、フォトレジストを除去する時期の自由度が大きい。

【発明の実施の形態】以下、縦型NPNバイボーラトランジスタを含む半導体装置及びその製造方法に適用した本願の発明の一実施形態を、図1~3を参照しながら説明する。本実施形態の半導体装置の製造に際しても、図2(a)に示されている様に、半導体層24をベース及びベース取り出し電極のバターンに加工するまでは、図4に示されている一従来例の半導体装置を製造する場合と同様の工程を実行する。

【0033】次に、図3(a)に示されている様に、フォトレジスト44をマスクにして絶縁膜43をエッチングする。この場合、SiO,膜とSiN膜とのエッチング選択比が40程度以上になるエッチング条件を採用し30 て絶縁膜42をエッチングストッパにすることによって、絶縁膜43に十分なオーバエッチングを施しても、絶縁膜43まででエッチングを停止させることができる。そして、開口45を介するN型の不純物のイオン注入によって第二の選択イオン注入コレクタ27を形成する。

【0034】次に、図3(b) に示されている様に、フォトレジスト44を除去し、150 Cのリン酸を用いて 絶縁膜42をウエットエッチングする。150 Cのリン酸では、SiO 膜である絶縁膜41、43 はSiN 膜である絶縁膜42の1/20程度以下しかエッチングされない。続いて、1/10 以下に希釈されたフッ酸を用いて絶縁膜41をウエットエッチングする。

【0035】との際、SiO、膜である絶縁膜43もエッチングされるが、絶縁膜43は絶縁膜41よりも遥かに厚いので、絶縁膜41と同程度の厚さだけ絶縁膜43がエッチングされても特に支障はない。一方、1/10以下に希釈されたフッ酸では、SiN膜である絶縁膜42やSiを主成分とするSiGe層等である半導体層24はエッチングされない。とこまでで、絶縁膜41~43に関口26が形成される。その後は、再び、図4に示

20

q

されている一従来例の半導体装置を製造する場合と同様 の工程を実行して、図1に示されている本実施形態の半 導体装置を製造する。

【0036】なお、以上の実施形態は縦型NPNバイポーラトランジスタを含む半導体装置及びその製造方法に本願の発明を適用したものであるが、本願の発明は縦型PNPバイボーラトランジスタを含む半導体装置及びその製造方法にも適用することができる。また、以上の実施形態では絶縁膜41、43としてSiO。膜が用いられており、絶縁膜42としてSiN膜が用いられているが、所定のエッチング特性等を得られる絶縁膜であれば他の種類の絶縁膜が用いられてもよい。

[0037]

【発明の効果】請求項1に係る半導体装置では、複数の パイポーラトランジスタにおいてエミッタの面積に拘ら ずベース幅が互いに等しいので、エミッタの面積に依存 した特性のばらつきがない。

【0038】請求項2に係る半導体装置では、第三~第一の絶縁膜にエミッタ用の開口を形成する際に、これら第三~第一の絶縁膜を確実にエッチングすることができるにも拘らずエミッタ用の開口下のベースがエッチングされる量が少ない。このため、複数のバイポーラトランジスタにおいてエミッタの面積が互いに異なっていても、ベース幅のばらつきが少なく、エミッタの面積に依存した特性のばらつきが少ない。

【0039】また、エミッタ用の開口の形成後にも十分な厚さの第一〜第三の絶縁膜が残るので、第一〜第三の絶縁膜を介したエミッタ・ベース間の寄生容量の増加が防止されており、特性の低下が防止されている。更に、ベースの表面状態が良好であり、外部からベースの表面 30への可動イオン等の侵入も防止されるので、信頼性が高い。

【0040】請求項3に係る半導体装置では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、外部からベースの表面への可動イオン等の侵入が効果的に防止される。このため、エミッタの面積に依存した特性のばらつきが更に少なく、信頼性も更に高い。

【0041】請求項4~6に係る半導体装置では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、エミッタ用の開口の形成後にも更に十分な厚さの第一~第三の絶縁膜が残る。また、外部からベースの表面への可動イオン等の侵入が効果的に防止される。とのため、エミッタの面積に依存した特性のばらつきが更に少なく、特性が更に優れており、信頼性も更に高い。

【0042】請求項7に係る半導体装置の製造方法で し、第三~第一の絶縁膜にエミッタ用の開口を形成する 50 半導体装置を低コストで製造することができる。

際に、これら第三〜第一の絶縁膜を確実にエッチングすることができるにも拘らずエミッタ用の開口下のベースがエッチングされる量が少ない。このため、複数のバイボーラトランジスタにおいてエミッタの面積が互いに異なっていても、ベース幅のばらつきが少なく、エミッタの面積に依存した特性のばらつきが少ない半導体装置を製造することができる。

10

【0043】また、エミッタ用の開口の形成後にも十分な厚さの第一〜第三の絶縁膜が残るので、第一〜第三の絶縁膜を介したエミッタ・ベース間の寄生容量の増加が防止されて、特性の低下が防止されている半導体装置を製造することができる。更に、ベースの表面状態が良好であり、外部からベースの表面への可動イオン等の侵入も防止されるので、信頼性が高い半導体装置を製造することができる。

【0044】請求項8に係る半導体装置の製造方法では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、外部からベースの表面への可動イオン等の侵入が効果的に防止される。このため、エミッタの面積に依存した特性のばらつきが更に少なく、信頼性も更に高い半導体装置を製造することができる。

【0045】請求項9に係る半導体装置の製造方法では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、エミッタ用の開口の形成後にも更に十分な厚さの第一〜第三の絶縁膜が残る。このため、エミッタの面積に依存した特性のばらつきが更に少なく、特性が更に優れており、信頼性も更に高い半導体装置を製造することができる。

【0046】請求項10に係る半導体装置の製造方法では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。このため、エミッタの面積に依存した特性のばらつきが更に少なく、特性が更に優れている半導体装置を製造することができる。

【0047】請求項11~13に係る半導体装置では、エミッタ用の開口を形成しても、開口下のベースがエッチングされる量が更に少なく、ベースの表面状態も更に良好である。また、エミッタ用の開口の形成後にも更に十分な厚さの第一〜第三の絶縁膜が残る。また、外部からベースの表面への可動イオン等の侵入が効果的に防止される。このため、エミッタの面積に依存した特性のばらつきが更に少なく、特性が更に優れており、信頼性も更に高い半導体装置を製造することができる。

【0048】請求項14に係る半導体装置の製造方法では、フォトレジストを除去する時期の自由度が大きい。 このため、エミッタの面積に依存した特性のばらつきが 更に少なく、特性が更に優れており、信頼性も更に高い 半導体装置を低コストで製造することができる 【図面の簡単な説明】

【図1】本願の発明の一実施形態による半導体装置の側 断面図である。

11

【図2】本願の発明の一実施形態による半導体装置の製 造工程の前半を順次に示す側断面図である。

【図3】本願の発明の一実施形態による半導体装置の製 造工程の後半を順次に示す側断面図である。

【図4】本願の発明の一従来例による半導体装置の側断*


* 面図である。 【符号の説明】

> 24 a…半導体層(ベース、エピタキシャル層)、26 …開口、28…半導体層(エミッタ)、41…絶縁膜 (第一の絶縁膜)、42…絶縁膜(第二の絶縁膜)、4


3…絶縁膜(第三の絶縁膜)、44…フォトレジスト、


45…開口

【図1】




【図2】







[図4]



【図3】





フロントページの続き

(51)Int.Cl.'

識別記号

FI H01L 29/72 テーマコード(参考)

Z

H 0 1 L 29/417 29/73 29/737

Fターム(参考) 4M104 AA01 BB01 BB14 BB30 CC01

DD63 DD64 DD72 EE09 EE12

EE16 EE17 GG06 HH14

5F003 AP03 AP04 BA13 BB04 BB07

BB08 BC01 BC02 BC08 BE07

BE08 BF03 BF06 BH04 BH06

BH18 BH94 BJ01 BM01 BP11

BP21 BP31 BP33 BP34 BP94

BP96 BS03

5F004 AA01 AA06 DB03 DB07 EA10

EA23 EA28 EB01 EB03

5F082 AA17 AA21 BA21 BA36 BA47

BC03 CA01 DA01 EA18 EA24

EA25